PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-037250

(43)Date of publication of application: 06.02.1996

(51)Int.CI.

H01L 23/12 H05K 1/11

H05K 3/46

(21)Application number: 06-169646

(71)Applicant:

MURATA MFG CO LTD

(22)Date of filing:

21.07.1994

(72)Inventor:


SAKAI NORIO

(54) LAMINATED ELECTRONIC PART AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To provide the manufacturing method for a laminated electronic part, having a wide substrate main surface where another electronic part can be mounted, on which a laminated electronic part, having a fine arrangement pitch of an external electrode, and an external electrode can be formed easily and also characteristics can be measured in the state of master substrate under being manufactured.

CONSTITUTION: The upper part (shown in the diagram) of a master laminated body is composed of a plurality of insulating sheets provided with via holes 7, having a conductor 8, and an internal circuit (not shown in the diagram) which is connected to a conductor 8. By providing V-shaped slits 9 on one main surface 4a of the above-mentioned master laminated body 4, via holes 7 and the conductor 8 are cut, and the conductor 8 is exposed to the slits 9. The exposed conductor 8 becomes the external electrode of a laminated electronic part I obtained by dividing.



LEGAL STATUS

[Date of request for examination]

23.06.1999

[Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3147666

[Date of registration]

12.01.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-37250

(43)公開日 平成8年(1996)2月6日


(51) Int. Cl. 6 H O 1 L	識別 23/12	記号	庁内整理番号	FI			技術表示箇所
H05K	1/11 3/46	_	7511 – 4 E 6921 – 4 E	H 0 1 L	23/12	N	
-	審査請求 未	請求 請	求項の数 7	OL		E (全7頁)	
(21)出願番号	特顏平6-16	9646		(71)出願人	000006231 株式会社村田	田製作所	
(22)出願日	平成6年(19	94) 7月 21	Ħ	(72) 発明者	酒井 範夫		26番10号 26番10号 株式
	-						
				,			

(54) 【発明の名称】積層電子部品およびその製造方法

(57)【要約】

【目的】 基板の主面上の、別の電子部品を実装できる面積が広く、外部電極の配置ピッチが細かい積層電子部品、および、外部電極が簡便に形成でき、製造中の親基板の状態で特性測定が行える積層電子部品の製造方法を提供する。

【構成】 親積層体4の図面上の上部は、導体8を有するビアホール7と、導体8に接続する内部回路(図示せず)と、を備えた絶縁性シート5を複数枚積層してなる。この親積層体4の一方の主面4aに、V字状のスリット9を設けることにより、ビアホール7および、ビアホール7に充填された導体8を分断し、スリット9内に導体8を露出させる。露出した導体8は、親積層体4を切断、分割して得られる個々の積層電子部品1の外部電極となる。



1

【特許請求の範囲】

【請求項1】 内部回路を備える絶縁性シートを含む複数枚の絶縁性シートを積層してなり、主面と側面を有する基板を備え、

該基板の側面の一部に傾斜部を形成するとともに、該傾 斜部に導体を付与し、該導体を外部電極としたことを特 徴とする積層電子部品。

【請求項2】 前記外部電極の両端部を、それぞれ前記 基板の傾斜部に設けたことを特徴とする請求項1に記載 の積層電子部品。

【請求項3】 前記外部電極の両端部のうち、一方の端部を前記基板の一方の主面に設け、他方の端部を前記基板の傾斜部に設けたことを特徴とする請求項1に記載の積層電子部品。

【請求項4】 前記傾斜部に凹部を形成するとともに、 該凹部に導体を付与し、該導体を前記外部電極としたこ とを特徴とする請求項1乃至3に記載の積層電子部品。

【請求項5】 導体を有するビアホールと、前記導体に接続する内部回路と、を備える絶縁性シートを含む複数枚の絶縁性シートを積層してなる親積層体を用い、前記親積層体の一方の主面に、前記ビアホールおよび前記導体を分断するV字状のスリットを形成し、前記スリット内に前記導体を露出させる工程と、

前記スリットに連続する切断面を形成し、前記親積層体 を切断、分割する工程と、

を含むことを特徴とする積層電子部品の製造方法。

【請求項6】 前記導体が、前記ビアホールに充填されることを特徴とする請求項5に記載の積層電子部品の製造方法。

【請求項7】 前記導体が、前記ビアホールの内周面に 塗布されることを特徴とする請求項5に記載の積層電子 部品の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子機器に内蔵される 積層電子部品、とくに移動体通信機用のモジュール、半 導体パッケージ、およびハイブリッドIC等を構成する 積層電子部品に関する。

[0002]

【従来の技術】従来の積層電子部品の構成を図7、図8を用いて説明する。図7において、51は積層電子部品であり、基板52の各側面52a、52bに外部電極53を形成してなるものである。ここで、基板52は、内部回路(図示せず)を備える絶縁性シート(図示せず)を含む複数枚の絶縁性シートを積層して親積層体(図示せず)を形成し、この親積層体を個々の基板52の寸法に合わせて切断、分割した後、焼成してなるものである。また、外部電極53は、基板52の側面に、厚み方向に導体を塗布してなるものである。このように構成される積層電子部品51においては、基板52の各側面5

2 a 、52 b に 導体を 塗布する際、 必然的に 基板 52 の 両主面 52 c にも 導体が付着し、 その結果、 外部電極 53 の 両端部 53 a が 基板 52 の 両主面 52 c に 形成され

【0003】次に、図8において、61は積層電子部品 であり、基板62の各側面62a、62bに形成された 凹部63に、外部電極64を備えてなるものである。こ こで、基板62は、内部回路(図示せず)を備える絶縁 性シート(図示せず)を含む複数枚の絶縁性シートを積 10 層して親積層体65を形成し、この親積層体65に設け たスルーホール66の内周面に導体を塗布し、さらに、 個々の基板62の寸法に合わせて親積層体65を切断、 分割した後、焼成してなるものである。そして、親積層 体65を切断する際、スルーホール66を分断すること により、凹部63が形成されるとともに、この凹部63 内に露出した導体が、外部電極64となるものである。 このように構成される積層電子部品61においては、ス ルーホール66の内周面に導体を塗布する際、必然的 に、スルーホール66の開口部周辺にも導体が付着し、 20. その結果、外部電極64の両端部64aが、基板62の 両主面62c上の凹部63の両端部63a周辺に形成さ れることとなる。

[0004]

ることとなる。

【発明が解決しようとする課題】しかしながら、図7に示す積層電子部品51において、外部電極53は、導体を塗布して形成されるため、基板52の両主面52cに設けられる外部電極53の両端部53aの形状は一定でなく、その寸法も所定のものより大きくなる場合がある。このため、基板52に別の電子部品を実装する場合、このような別の電子部品を実装できる面積が制限されるとともに、外部電極53の配置ピッチを細かくすることが困難となるものである。さらに、外部電極53を形成するために、基板52の各側面52a、52bに別々に金属ペーストを塗布しなければならず、作業の手間がかさむものである。

【0005】また、積層電子部品51と同様に、図8に示す積層電子部品61においても、基板62の両主面64cに設けられる外部電極64の両端部64aの形状は一定でなく、その寸法も所定のものより大きくなる場合がある。このため、基板62に別の電子部品を実装する場合、このような別の電子部品を実装できる面積が制限されるとともに、外部電極64の配置ピッチを細かくすることが困難となるものである。さらに、スルーホール66は、ドリルを用いて形成されるが、そのときの直径は一定の寸法、例えば0.3mmより小さくすることが困難であり、このことも、外部電極64の配置ピッチに制約を加えることとなる。

【0006】さらに、積層電子部品51、61はいずれ も、少なくとも需要者側に出荷する前に特性測定を行わ なければならない。しかしながら、原則として、機能的 10

40

に独立したチップの状態にしてからでないと、これらの特性測定は不可能である。すなわち、積層電子部品51においては、基板52に金属ペーストを塗布し、外部電極53を形成しなければ特性測定ができず、積層電子部品61においては、スルーホール66を分断した状態で、親積層体65を切断、分割することにより外部電極64を形成しなければ、特性測定ができないものである。

【0007】そこで、本発明においては、基板の主面を別の電子部品を実装するために広く利用することができ、外部電極の配置ピッチを細かくすることができる積層電子部品を提供するとともに、外部電極を形成する作業が簡便で、しかも、製造中の親基板の状態で、個々の積層電子部品の特性測定が行える積層電子部品の製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】上記の目的を達成するため、本発明にかかる積層電子部品においては、内部回路を備える絶縁性シートを含む複数枚の絶縁性シートを積層してなり、主面と側面を有する基板を備え、該基板の側面の一部に傾斜部を形成するとともに、該傾斜部に導体を付与し、該導体を外部電極としたことを特徴とする。さらに、前記外部電極の両端部を、それぞれ前記基板の傾斜部に設けたことを特徴とする。また、前記外部電極の両端部のうち、一方の端部を前記基板の一方の主面に設け、他方の端部を前記基板の傾斜部に設けたことを特徴とする。さらに、前記傾斜部に凹部を形成するとともに、該凹部に導体を付与し、該導体を前記外部電極としたことを特徴とする。

【0009】また、本発明にかかる積層電子部品の製造方法においては、導体を有するビアホールと、前記導体に接続する内部回路と、を備える絶縁性シートを含む複数枚の絶縁性シートを積層してなる親積層体を用い、前記親積層体の一方の主面に、前記ビアホールおよび前記導体を分断するV字状のスリットを形成し、前記スリット内に前記導体を露出させる工程と、前記スリットに連続する切断面を形成し、前記親積層体を切断、分割する工程と、を含むことを特徴とする。さらに、前記導体が、前記ビアホールに充填されることを特徴とする。また、前記導体が、前記ビアホールの内周面に塗布されることを特徴とする。

[0010]

【作用】本発明にかかる積層電子部品によれば、ビアホールに付与された導体を外部電極とするので、外部電極の端部を基板の一方の主面に設ける場合、その端部の形状および寸法は、ビアホールの開口部の形状および寸法によって規定され、一定のものとなる。

【0011】また、本発明にかかる積層電子部品の製造 方法によれば、親積層体にスリットを形成し、予めビア ホールに付与された導体を露出させることにより、外部 50 電極が簡便に形成される。

【0012】さらに、本発明にかかる積層電子部品の製造方法によれば、親積層体にスリットを形成し、予めビアホールに付与された導体を分断することにより、個々の積層電子部品が互いに機能的に独立した状態となる。

4

【実施例】本発明の一実施例にかかる積層電子部品の構成を、図1を用いて説明する。図1において、1は積層電子部品であり、基板2を備えてなるものである。ここで、基板2は、対向する主面2a、2b、一方の対向する側面2c、および他方の対向する側面2dを有し、さらに、これら側面2c、2dに、それぞれ一方の主面2aに連続する傾斜部2c1、2d1を形成してなるものである。そして、この各傾斜部2c1、2d1には、内部回路に接続する外部電極3が形成される。ここで、外部電極3は、一方の端部3aを基板2の一方の主面2aに設け、他方の端部3bを各側面2c、2dに設けてなるものである。

【0014】次に、本発明の一実施例にかかる積層電子 部品の製造方法を、図2、図3を用いて説明する。ま ず、図2に示す親積層体4が準備される。親積層体4 は、例えばセラミックから構成される絶縁性シート5を 複数枚積層してなるものである。ここで、絶縁性シート 5を積層する際、図2における上部に配されるシート5 には、切断線6に沿ってビアホール7が形成される。次 に、これら絶縁性シート5に導電膜や抵抗膜を印刷する ことにより、切断線6によって区画される個々の積層電 子部品1の内部回路(図示せず)が形成される。さら に、ビアホール7に導体8が充填され、この導体8と内 部回路が接続される。また、各絶縁性シート5に形成さ れたビアホール7、およびビアホール7に充填された導 体8は、絶縁性シート5の積層方向に沿って連続した状 態となり、親積層体4の一方の主面4a上のビアホール 7の開口部には、導体8が露出するものである。

【0015】次に、図3に示すように、例えばダイシン グソーによって、親積層体4の一方の主面4aに、図2 における切断線6に沿って、V字状のスリット9を形成 することにより、ビアホール7および、ビアホール7に 充填された導体8が親積層体4の厚み方向に沿って分断 され、スリット9内に導体8が露出される。このような スリット9を形成することにより、図1に示す積層電子 部品1を構成する基板2の、各側面2c、2dの一部を なす傾斜部2c1、2d1が形成され、そこに露出され た導体8は、外部電極3となるものである。この後、親 積層体4は焼成される。ここで、導体8がスリット9に よって分断されることにより、個々の積層電子部品1と なる部分は、互いに他のものに対して機能的に独立した 状態となる。したがって、焼成後の親積層体4の状態の まま、スリット9内に露出された導体8(外部電極3) を介して、個々の積層電子部品1の特性測定を行うこと

ができるものである。また、焼成後の親積層体4の状態 で、需要者側への出荷を行ってもよいものである。

【0016】そして、最終的に、スリット9に連続する 切断面を形成して親積層体4を切断、分割することにより、機能的に独立した複数個の積層電子部品1が形成される。このとき、好ましくは、スリット9の底部9aと, 親積層体4の他方の主面4bに、それぞれ切り込み10、11を設けると、親積層体4の切断、分割が容易となるものである。なお、切り込み10および11は、いずれか一方が省略されてもよいものである。

【0017】このように、本発明にかかる積層電子部品1によれば、ビアホール7に充填された導体8を外部電極3とするので、基板2の一方の主面2aに設けられる外部電極3の一方の端部3aの形状および寸法は、ビアホール7の開口部の形状および寸法によって規定され、一定のものとなる。また、ビアホール7は、積層する前の各絶縁性シート5に形成するため、ドリルを用いることなく、パンチングにより比較的小さい径のものを形成することができる。

【0018】これらのことから、積層電子部品1においては、基板の側面に塗布した導体を外部電極とする場合と比べて、外部電極3の配置ピッチを細かくすることができるとともに、基板2の一方の主面2aを、別の電子部品を実装するために広く利用することができる。さらに、基板2の他方の主面2bについては、外部電極3の両端部3a、3bのどちらも設けられないので、その全面を、別の電子部品を実装するために利用することができる。

【0019】また、本発明にかかる積層電子部品の製造 方法によれば、親積層体4にV字状のスリット9を形成 30 し、このスリット9内に、予めビアホール7に充填され た導体8を露出させることにより、外部電極3を形成す るので、基板の側面に導体を塗布して外部電極を形成す る場合と比べて、外部電極を形成する作業が簡便である。

【0020】さらに、本発明にかかる積層電子部品の製造方法によれば、親積層体4にV字状のスリット9を形成し、予めビアホール7に充填された導体8を分断することにより、個々の積層電子部品1となる部分を、互いに機能的に独立した状態にすることができ、これにより、焼成後の親積層体4の状態で、個々の積層電子部品1の特性測定を効率的に行うことができる。

【0021】なお、本実施例の積層電子部品1は、外部電極3の一方の端部3aを、基板2の一方の主面2aに設けてなるものであるが、図4に示す積層電子部品21のように、外部電極23の両端部23a、23bを、それぞれ基板2の傾斜部2c1、2d1に設けてもよいものである。このような外部電極23は、図2に示す親積層体4の最上層を除く層を構成する絶縁性シート5にのみ、ビアホール7を形成し、このビアホール7に導体850

を充填し、親積層体4にスリット9を設け、さらに焼成 した後、親積層体4を切断、分割することによって形成 されるものである。このような構成を備える積層電子部

品21によれば、基板2の両主面2a、2bの全面を、 他の電子部品を実装するために利用することができる。

【0022】また、必要に応じて、図1に示す外部電極3と、図4に示す外部電極23を一個の積層電子部品に混在させてもよいものである。さらに、図1に示す外部電極3と、例えば、基板2の側面2c、2dに導体を塗布してなる外部電極を一個の積層電子部品に混在させてもよいものである。

【0023】さらに、本実施例の積層電子部品1は、親 積層体4のビアホール7に充填された導体8を外部電極 3とするものであるが、図5に示すように、側面2 c、 2 dの傾斜部2 c 1、2 d 1 に、凹部32を形成してな る基板2を備え、この凹部32内に付与した導体を外部 電極33とする積層電子部品31を形成してもよいもの である。ここで、凹部32および外部電極33の一方の 端部32a、33aは、基板2の一方の主面2aに設け られ、他方の端部32b、33bは、基板2の各傾斜部 2 c 1、2 d 1 に設けられるものである。そして、積層 電子部品31は、図2における絶縁性シート5に設けた ビアホール7の内周面に導体8を塗布し、これら絶縁性 シート5を積層してなる親積層体4にスリット9を設 け、このスリット9内に、ビアホール7の内周面に沿っ て凹部状をなす導体8を露出させ、さらに焼成した後、 親積層体4を切断、分割してなるものである。このよう に構成される積層電子部品31においては、ビアホール に充填された導体を外部電極とする場合に比べて、外部 電極33を構成する導体8が少量でよいため、製造コス トを低減させることができるものである。

【0024】なお、積層電子部品31のように、基板に 凹部を有してなる積層電子部品において、凹部および外 部電極の各両端部を、基板の各傾斜部に設けてもよいも のである。

【0025】また、本実施例の積層電子部品の製造方法においては、一つのビアホール7に充填された導体8を分断して、二つの積層電子部品1のための外部電極3を形成するものであるが、スリット9の幅寸法が、ビアホール7の径寸法の大部分を占める場合には、図6に示すように、スリット9を形成してビアホール7の一方の半部7aを削り取り、他方の半部7bを残した状態で、導体8を露出させることにより、外部電極43を形成してもよいものである。

【0026】さらに、本実施例においては、導体8を充填するためのビアホール7の開口部が円形である場合について説明したが、開口部が矩形等の他の形状をなすビアホールに導体8を充填し、このような導体8から外部電極を構成してもよいものである。

[0027]

7

【発明の効果】本発明にかかる積層電子部品によれば、 ビアホールに付与された導体を外部電極とするため、基 板の一方の主面に設けられる外部電極の端部の形状およ び寸法は、ビアホールの開口部の形状および寸法によっ て規定され、一定のものとなる。また、ビアホールは、 積層する前の各絶縁性シートに形成するため、ドリルを 用いることなく、パンチングにより比較的小さい径のも のを形成することができる。これらのことから、基板の 側面に塗布した導体を外部電極とする場合と比べて、外 部電極の配置ピッチを細かくすることができるととも に、基板の主面を、別の電子部品を実装するために広く 利用することができ、部品実装の高密度化が図れるもの である。しかも、基板の他方の主面については、外部電 極の端部が設けられないので、その全面を、別の電子部 品を実装するために利用することができ、部品実装のさ らなる高密度化を実現できるものである。

【0028】また、本発明にかかる積層電子部品の製造 方法によれば、親積層体にスリットを形成し、このスリット内に、予めビアホールに付与された導体を露出させ ることにより、外部電極を形成することができ、外部電 極を形成する作業が簡便なものとなる。

【0029】さらに、本発明にかかる積層電子部品の製造方法によれば、親積層体にスリットを形成して、予めビアホールに充填された導体を分断することにより、個々の積層電子部品となる部分を、互いに機能的に独立した状態にすることができる。これにより、焼成後の親積層体の状態で、個々の積層電子部品の特性測定を効率的に行うことができる。そして、特性測定を行った後、この親積層体の状態で需要者側に出荷すれば、個々の積層電子部品がチップの状態にある場合に比べて、梱包等の取り扱いが容易である。しかも、この状態であれば、需要者側において、親積層体を切断、分割するだけで、複数個の積層電子部品を得ることができ、積層電子部品の実装が効率的に行えるものである。

【図面の簡単な説明】

【図1】本発明の一実施例にかかる積層電子部品の斜視 図である。

【図2】図1に示す積層電子部品を製造するために用いられる親積層体の斜視図である。

【図3】図2に示す親積層体に、スリットが形成された 40 部

状態を示す要部拡大斜視図である。

【図4】本発明の他の実施例にかかる積層電子部品の斜 視図である。

【図5】本発明のさらに他の実施例にかかる積層電子部 品の斜視図である。

【図6】本発明のさらに他の実施例にかかる積層電子部 品の要部拡大平面図である。


【図7】従来の積層電子部品の斜視図である。


【図8】他の従来の積層電子部品の斜視図である。


10 【符号の説明】


	1, 21, 31	積
	層電子部品	
	2 .	基
	板	
	2 a 、 2 b	主
	面	
	2 c 、 2 d	側
	面	
	2 c 1 、 2 d 1	傾
20	斜部	
	3, 23, 33	外
	部電極	
	3 a 、 3 b 、 2 3 a 、 2 3 b 、 3 3 a 、 3 3 b	端
	部	
	4	親
	積層体	
	4 a	主
	面	
	5	絶
30	縁性シート	
	7	ビ
	アホール	
	8	導
	体	
	9	ス
	リット	
	3 2	回
	部	
	32a, 32b	端


【図6】















[図7]



【図8】

